Spesifikasi Perangkat Keras Pada Mikroprosessor 8066 dan 8088

Tugas Mikrokomputer 

Spesifikasi Perangkat Keras Pada Mikroprosessor 8066 dan 8088 

LaTeX

Nama : Wahyu Ajis Saputra 

NPM : 2C114121 

Kelas : 3KB04

1. Bus Timming

Sangat penting untuk memahami sistem bus timming sebelum memilih mem- ori atau bagian I/O untuk interface ke mikroprosesor 8086 atau 8088. bagian ini menyediakan kedalam operasi signal bus, pembacaan dan penulisan tim- ming yang pokok dari 8086/8088. Juga penting untuk diperhatikan bahwa kita hanya akan mendiskusikan waktu yang mempengaruhi memori dan interfacing I/O dalam bagian ini.

1.1 Operasi Bus yang Pokok

Tiga bus dari 8086/8088, fungsi- alamat, data dan kontrol-sebenarnya meru- pakan cara yang sama dengan yang ada pada mikroprosesor lain. Jika data di- tuliskan kememori, mikroprosesor akan mengeluarkan alamat memori pada bus alamat, mengeluarkan data untuk dituliskan kedalam memori pada data bus, dan membuat tulisan (WR) ke memori dan IO/M=0 untuk 8086. Jika data dibaca dari memori. mikroprosesor akan menghasilkan alamat memori pada alamat bus, membuat bacaan signal memori (RD), dan menerima data melalui data bus.

1.2 Timing Secara Umum

8086/8088 menggunakan memori dan I/O dalam periode waktu yang disebut bus cycles, yang sama dengan empat periode sistem-clocking (pernyataan T). Jika clock dioperasikan pada 5MHz (frekuensi operasi pokok untuk dua mikro- prosesor tersebut), maka satu 8086/8088 bus cycle diselesaikan dalam 800 ns. Ini berarti bahwa mikro prosesor membaca atau menuliskan data antara mikro- prosesor ini sendiri dan memori atau I/O pada rata-rata 1.25 juta kali tiap satu detik. (Karena queue interna, 8086/8088 dapat membuat 2.5 juta instruksi per detik (MIPS) secara tiba-tiba). Versi lain yang ada dari mikroprosesor tersebut akan mengoprasikan rata-rata transfer yang tinggi karena frekuensi clock yang lebih tinggi.

1.3 Read Timing

Item yang paling penting dalam diagram timing pembacaan adalah waktu yang dimungkinkan memori atau I/O untuk membaca data. Memori dipilih dengan waktu aksesnya, yang merupakan jumlah waktu yang digabung dimana mikroprosesor memungkinkan untuk memasukkan data untuk operasi pemba- caan. Oleh karena sebab itu, yang paling penting adalah bahwa memori yang kita pilih dapat sesuai dengan batasan sistem. Namun demikian, diagram timing tidak menyediakan eaktu akses memori langsung. Sebagai pengganti diperlukan gabungan beberapa waktu untuk sampai pada waktu akses. Faktor timing yang mungkin mempengaruhi operasi memori adalah lebar strobe RD. dalam diagram timing, lebar strobe pembacaan diberikan dengan TRLRH. Waktu untuk strobe ini adalah 325 ns (rata-rata clock 5 MHz), yang cukup lebar untuk hampir se- mua bagian memori yang dibuat dengan waktu akses 400 ns atau kurang.

1.4 Write Timing

Bahwa input READY dapat menyebabkan keadaaan menunggu untuk memori yang lambat dan kompnen I/O. Keadaan menunggu (Tw) adalah periode clock- ing ekstra yang disisipkan antara T2 dan T3 untuk penyebaran bus cycle. Jika pernyataan menunggu disisipkan, maka waktu akses memori, secara normal 460 ns dengan 5 MHz clock, disebarkan dengan satu periode clocking ke 660 ns. Dalam bagian ini, kita akan mendiskusikan sirkuit sinkronisasi READY yang ada di dalam clock generator 8284A, menunjukkan bagaimana menyisipkan satu atau lebih pernyataan menunggu secara selectif ke dalam bus cycle, dan menguji input READY dan waktu sinkronisasi yang diperlukan.

2. Keadaan Ready dan Wait

Perbedaan utama antara timing pembacaan dan penulisan sangat minim. Strobe RD diganti dengan strobe WR, data bus berisi informasi ke memori bukannya informasi dari memori, dan DT/R meninggalkan logika 1 bukannya logika 0 pada semua bus cycle. ketika terjadi interfacing beberapa bagian mem- ori, timing mungkin kritis khususnya antara point dimana WR menjadi logika 1 ketika data dipindahkan dari data bus. Ini merupakan kasus karenam seperti yang akan kita bahas, memori data dituliskan pada sisi (trailing) dari strobe WR. menurut diagram timing periode kritis ini adalah TWHDX atau 88 ns jika 8088 dioperasikan dengan clock 5 MHz. Waktu yang ada sering sangat kurang dari pada in, dan kenyataan sering 0 ns untuk bagian memori. Lebar dari strobe WR adalah TWLWH atau 340 ns pada rata-rata clock 5 MHz. Rata-rata ini juga, sesuai dengan hampir semua bagian memori yang mempunyai waktu akses dari 400 ns atau kurang.

2.1 Input Ready

Input READY dicontohkan dalam bagian akhir T2 dan lagi, jika dapat dit- erapkan, dalam bagian tengah dari Tw. Jika READY adalah logika 0 pada bagian akhir T2, maka T3 akan ditunda dan Tw disisipkan antara T2 dan T3. READY dicontohkan kemudian pada bagian tengah Tw untuk menentukan apakah pernyataan berikutnya adalah Tw atau T3. Perlu diujikan untuk men- dapatkan logika 0 pada transisi 1-0 ari clock pada bagian akhir T2 dan untuk 1 transisi 0-1 dari clock dalam bagian tengah Tw Input READY 8086/8088 mempunyai beberapa persyaratan timing yang sulit. Timing yang diperlukan untuk operasi ini dijumpai dengan sirkuit sinkronisasi READY, input RDY (in- put ready ke 8284A) akan muncul pada bagian akhir dari setiap pernyataan T.

2.2 RDY dan 8284A

RDY adalah input ready yang disinkronisasikan pada clock generator 8284A. Meskipun berbeda dengan timing untuk READY ke 8086/8088, sirkuit 8284A internal menjamin keakuratan sinkronisasi READY yang di sediakan pada 8086/8088.

3. Mode Minimum dan Mode Maksimum

Ada dua mode operasi untuk mikroprosesor 8086/8088 : mode minimum dan mode maksimum. Operasi mode minimum diperoleh dengan menghubungkan pin pilihan mode MN/MX ke +5V, dan mode maksimum dipilih dengan menghubungkan kedasar pin tersebut. Kedua mode tersebut mempunyai struktur kontrol yang berbeda untuk mikroprosesor 8086/8088. Mode operasi yang disediakan oleh mmode minimum adalah sama dengan 8085A, mikroprosesor yang paling akhir adalah Intel 8-bit, dimana mode maksimum adalah baru dan unik serta diren- canakan digunakan jika coprocesor muncul dalam sistem.

3.1 Operasi Mode Minimum

Operasi mode minimum adalah cara yang paling murah untuk mengop- erasikan mikroprosesor 8086/8088. Harganya lebih mahal sedikir karena se- mua signal kontrol untuk memori dan I/O dibuat didalam mikroprosesor. Sig- nal kontrol adalah sama dengan intel 8085A, 8-bit mikroprosesor yang paling akhir.Susunan ini memungkinkan 8085A peripheral digunakan dengan 8086/8088 tanpa pertimbangan khusus.

3.2 Operasi Mode Maksimum

operasi mode maksimum berbeda dengan mode minimum dalam hal beber- apa signal kontrolnya yang dibuat secara eksternal. Hal ini memerlukan tam- bahan dari pengontrol bus eksternal - pengontrol bus 8288. Tidak ada cukup pin pada 8086/8088 untuk kontrol bus selama mode maksimum karena pin baru dan ciri baru telah diganti beberapa diantaranya. Mode maksimum digunakan hanya jika sistem coprocesor eksternal sepeti coprocesor aritmatika 8087.

3.3 Pengontrol Bus 8288

Sistem 8086/8088 yang dioperasikan dalam mode maksimum harus mempun- yai pengontrol bus 8288 untuk menyediakan signal yang dihapus dari 8086/8088 dengan mode maksimum.

Sumber:

http://elearning.gunadarma.ac.id/docmodul/peng.mikroprosesor/bab6-spesifikasi-hardware8086-8088.pdf